

Exercices

Evolution et Performance des ordinateurs

1. Soit $A = A(1), A(2), \dots, A(1000)$ et $B = B(1), B(2), \dots, B(1000)$ sont deux vecteurs (matrices unidimensionnelles) comprenant 1000 nombres qui doivent être ajoutés pour former une matrice C telle que $C(I) = A(I) + B(I)$ pour $I = 1, 2, \dots, 1000$. À l'aide du jeu d'instructions IAS, écrivez un programme pour résoudre ce problème. Ignorer le fait que l'IAS a été conçu pour ne contenir que 1000 mots de stockage.
2. (a) Sur l'IAS, à quoi ressemblerait l'instruction de code machine pour charger le contenu de l'adresse de mémoire 2 ?

Correction :	Opcode	Operand
	00000001	000000000010

- (b) Combien de fois en mémoire le processeur doit-il effectuer pour terminer cette instruction au cours du cycle d'instructions ? Tout d'abord, le processeur doit créer de la mémoire pour récupérer l'instruction. L'instruction contient l'adresse des données que nous voulons charger. Pendant la phase d'exécution, accède à la mémoire pour charger la valeur de données située à cette adresse pour un total de deux déclenchements en mémoire.
3. Dans IAS, décrivez le processus que doit suivre le CPU pour lire une valeur dans la mémoire et écrire une valeur dans la mémoire en termes de ce qui est mis dans le MAR, le MBR, le bus d'adresse, le bus de données et le bus de contrôle.

Correction : Pour lire une valeur de la mémoire, la CPU place l'adresse de la valeur souhaitée dans le MAR. La CPU active ensuite la ligne de commande de lecture dans la mémoire et place l'adresse sur le bus d'adresses. Memory place le contenu de l'emplacement mémoire transmis sur le bus de données. Ces données sont ensuite transférées au MBR. Pour écrire une valeur en mémoire, la CPU place l'adresse de la valeur qu'elle veut écrire dans le MAR. La CPU place également les données qu'elle veut écrire dans le MBR. Le CPU active ensuite la ligne de commande Write en mémoire et place l'adresse sur le bus d'adresse et les données sur le bus de données. La mémoire transfère les données sur le bus de données dans l'emplacement de mémoire correspondant.

4. Compte tenu du contenu en mémoire de l'ordinateur IAS illustré ci-dessous,

Address	Contents
08A	010FA210FB
08B	010FA0F08D
08C	020FA210FB

Affichez le code du langage d'assemblage du programme à partir de l'adresse 08A. Expliquez ce que fait ce programme.

Correction :

Address	Contents
08A	LOAD M(0FA) STOR M(0FB)
08B	LOAD M(0FA) JUMP +M(08D)
08C	LOAD -M(0FA) STOR M(0FB)
08D	

Ce programme stockera la valeur absolue du contenu à l'emplacement de mémoire 0FA dans l'emplacement de mémoire 0FB.

5. Dans les modèles IBM 360 Modèles 65 et 75, les adresses sont échelonnées dans deux unités de mémoire principales distinctes (par exemple, tous les mots de numéro pair dans une unité et tous les mots de numéro impair dans une autre) .Quel pourrait être le but de cette technique ?
6. Lorsque vous naviguez dans la boutique informatique de Billy Bob, vous surprenez un client qui demande à Billy Bob quel est l'ordinateur le plus rapide du magasin qu'il peut acheter. Billy Bob répond : "Vous regardez nos Macintoshes. Le Mac le plus rapide que nous avons tourne à une vitesse d'horloge de 1.2 gigahertz. Si vous voulez vraiment la machine la plus rapide, vous devriez plutôt acheter notre processeur Intel Pentium IV 2,4 gigahertz." Billy Bob a-t-il raison ? Que diriez-vous pour aider ce client ?
7. Un programme de référence est exécuté sur un processeur à 40 MHz. Le programme exécuté consiste en 100 000 exécutions d'instructions, avec le mélange d'instructions et le nombre de cycles d'horloge suivants :

Instruction Type	Instruction Count	Cycles per Instruction
Integer arithmetic	45000	1
Data transfer	32000	2
Floating point	15000	2
Control transfer	8000	2

Déterminez le CPI ("Cycles per instruction") effectif, le taux MIPS ("Millions of instructions per second") et le temps d'exécution de ce programme.

Correction : CPI = 1.55 ; MIPS rate = 25.8 ; Execution time = 3.87 ns. Source : [HWAN93]

8. Considérez deux machines différentes, avec deux jeux d'instructions différents, chacun ayant une fréquence d'horloge de 200 MHz. Les mesures suivantes sont enregistrées sur les deux machines exécutant un ensemble donné de programmes de référence :

Instruction Type	Instruction Count (millions)	Cycles per Instruction
Machine A		
Arithmetic and logic	8	1
Load and store	4	3
Branch	2	4
Others	4	3
Machine B		
Arithmetic and logic	10	1
Load and store	8	2
Branch	2	4
Others	4	3

- (a) Déterminez le CPI ("Cycles per instruction") effectif, le taux MIPS et le temps d'exécution pour chaque machine.

Correction :

$$CPI_A = \frac{\sum CPI_i \times I_i}{I_c} = \frac{(8 \times 1 + 4 \times 3 + 2 \times 4 + 4 \times 3) \times 10^6}{(8 + 4 + 2 + 4) \times 10^6} \simeq 2.22$$

$$MIPS_A = \frac{f}{CPI_A \times 10^6} = \frac{200 \times 10^6}{2.22 \times 10^6} = 90$$

$$CPU_A = \frac{I_c \times CPI_A}{f} = \frac{18 \times 10^6 \times 2.2}{200 \times 10^6} = 0.2s$$

$$CPI_B = \frac{\sum CPI_i \times I_i}{I_c} = \frac{(10 \times 1 + 8 \times 2 + 2 \times 4 + 4 \times 3) \times 10^6}{(10 + 8 + 2 + 4) \times 10^6} \simeq 1.92$$

$$MIPS_B = \frac{f}{CPI_B \times 10^6} = \frac{200 \times 10^6}{1.92 \times 10^6} = 104$$

$$CPU_B = \frac{I_c \times CPI_B}{f} = \frac{18 \times 10^6 \times 1.92}{200 \times 10^6} = 0.23s$$

(b) Commenter les résultats

Correction : Bien que la machine B ait un MIPS plus élevé que la machine A, elle nécessite un temps de calcul plus long pour exécuter le même ensemble de programmes de référence.

9. Les premiers exemples de conception CISC et RISC sont les VAX 11/780 et IBM RS/6000, respectivement. À l'aide d'un programme de référence typique, les caractéristiques de la machine suivantes sont obtenues :

Processor	Clock Frequency	Performance	CPU Time
VAX 11780	5 MHz	1 MIPS	12 x seconds
IBM RS6000	25 MHz	18 MIPS	x seconds

La dernière colonne montre que le VAX a nécessité 12 fois plus de temps que le IBM mesuré en temps CPU.

- (a) Quelle est la taille relative du nombre d'instructions du code machine pour ce programme de test de performance exécuté sur les deux machines ?

Correction : Nous pouvons exprimer le taux de MIPS comme suit : $[(\text{MIPSrate})/10^6] = I_c/T$ pour que : $I_c = [(\text{MIPSrate})/10^6] \times T$. Le rapport entre le nombre d'instructions du RS/6000 et du VAX est $[x \times 18] / [12x \times 1] = 1.5$.

- (b) Quelles sont les valeurs du CPI pour les deux machines ?

Correction : Pour le Vax, $\text{CPI} = (5 \text{ MHz})/(1 \text{ MIPS}) = 5$.
Pour le RS/6000, $\text{CPI} = 25/18 = 1.39$.

10. Quatre programmes de référence sont exécutés sur trois ordinateurs avec les résultats suivants :

	Computer A	Computer B	Computer C
Program 1	1	10	20
Program 2	1000	100	20
Program 3	500	1000	50
Program 4	100	800	100

Le tableau indique le temps d'exécution en secondes, avec 100 000 000 d'instructions exécutées en chacun des quatre programmes. Calculez les valeurs MIPS pour chaque ordinateur pour chaque programme. Puis calculez les moyennes arithmétiques et harmoniques en supposant des poids égaux pour le quatre programmes et classer les ordinateurs en fonction de la moyenne arithmétique et de la moyenne harmonique.

11. Le tableau suivant, basé sur les données de la littérature [HEAT84], indique les temps d'exécution, en secondes, de cinq programmes différents sur trois machines.

Benchmark	Processor		
	R	M	Z
E	417	244	134
F	83	70	70
H	66	153	135
I	39,449	35,527	66,000
K	772	368	369

- (a) Calculez la métrique de vitesse pour chaque processeur pour chaque repère, normalisée à la machine R. En d'autres termes, les valeurs de rapport pour R sont toutes égales à 1.0. Les autres ratios sont calculés à l'aide de l'équation (2.5) avec R traité comme système de référence. Calculez ensuite la moyenne arithmétique de chaque système à l'aide de l'équation (2.3). C'est l'approche adoptée dans [HEAT84].

HEAT84 Heath, J. "Re-Evaluation of RISC 1" Computer Architecture News, March 1984

Correction : Normalisé à R :

Benchmark	Processor		
	R	M	Z
E	1.00	1.71	3.11
F	1.00	1.19	1.19
H	1.00	0.43	0.49
I	1.00	1.11	0.60
K	1.00	2.10	2.09
Arithmetic mean	1.00	1.31	1.50

- (b) Répétez la partie (a) en utilisant M comme machine de référence. Ce calcul n'a pas été essayé dans [HEAT84].

Correction : Normalisé à M :

Benchmark	Processor		
	R	M	Z
E	0.59	1.00	1.82
F	0.84	1.00	1.00
H	2.32	1.00	1.13
I	0.90	1.00	0.54
K	0.48	1.00	1.00
Arithmetic mean	1.01	1.00	1.10

(c) Quelle est la machine la plus lente basée sur chacun des deux calculs précédents ?

Correction : Rappelez-vous que plus le ratio est élevé, plus la vitesse est élevée. Basé sur (a), R est la machine la plus lente, de manière significative. D'après (b), M est la machine la plus lente, d'un montant modeste.

(d) Répétez les calculs des parties (a) et (b) en utilisant la moyenne géométrique, définie dans l'équation (2.6). Quelle machine est la plus lente sur la base des deux calculs ?

Correction : Normalisé à R :

Benchmark	Processor		
	R	M	Z
E	1.00	1.71	3.11
F	1.00	1.19	1.19
H	1.00	0.43	0.49
I	1.00	1.11	0.60
K	1.00	2.10	2.09
Geometric mean	1.00	1.15	1.18

12. Pour clarifier les résultats du problème précédent, nous examinons un exemple plus simple.

Benchmark	Processor		
	X	Y	Z
1	20	10	40
2	40	80	20

(a) Calculez la moyenne arithmétique de chaque système en utilisant X comme machine de référence, puis en utilisant Y comme machine de référence. Argumentez que les trois machines ont intuitivement des performances à peu près équivalentes et que la moyenne arithmétique donne des résultats trompeurs.

- (b) Calculez la moyenne arithmétique de chaque système en utilisant X comme machine de référence, puis en utilisant Y comme machine de référence. Argumentez que les trois machines ont intuitivement des performances à peu près équivalentes et que la moyenne arithmétique donne des résultats trompeurs.
13. Prenons l'exemple pour le calcul de la moyenne des taux CPI et MIPS, qui a donné le résultat de l'indice CPI 2.24 et de la vitesse MIPS 178. Supposons maintenant que le programme puisse être exécuté dans huit tâches ou threads parallèles avec un nombre à peu près égal d'instructions exécutées dans chaque tâche. L'exécution s'effectue sur un système à 8 coeurs, chaque coeur (processeur) ayant les mêmes performances que le processeur unique utilisé à l'origine. La coordination et la synchronisation entre les pièces ajoutent 25 000 exécutions d'instructions supplémentaires à chaque tâche. Supposez la même combinaison d'instructions que dans l'exemple pour chaque tâche, mais augmentez le CPI pour la référence en mémoire avec le cache manquant à 12 cycles en raison d'une contention pour la mémoire.
- (a) Déterminez le CPI moyen.
 - (b) Déterminez le taux MIPS correspondant.
 - (c) Calculez le facteur d'accélération.
 - (d) Comparez le facteur d'accélération réel avec le facteur d'accélération théorique déterminé par la loi d'Amdhal.

La mémoire cache

- 14.
1. Quelles sont les différences entre accès séquentiel, accès direct et accès aléatoire ?
 2. Quelle est la relation générale entre le temps d'accès, le coût de la mémoire et la capacité ?
 3. Quel est le lien entre le principe de localité et l'utilisation de plusieurs niveaux de mémoire ?
 4. Quelles sont les différences entre mappage direct, mappage associatif et mappage associatif ?
 5. Pour un cache à mappage direct, une adresse de mémoire principale est considérée comme composée de trois champs. Répertoriez et définissez les trois champs.
 6. Pour un cache associatif, une adresse de mémoire principale est considérée comme composée de deux champs. Répertoriez et définissez les deux champs.
 7. Pour un cache associatif à un ensemble, une adresse de mémoire principale est considérée comme composée de trois champs. Répertoriez et définissez les trois champs.
 8. Quelle est la distinction entre localité spatiale et localité temporelle ?
 9. En général, quelles sont les stratégies pour exploiter la localité spatiale et la localité temporelle ?

15. Un ensemble de cache associatif ("set-associative cache") est constitué de 64 lignes, ou emplacements, divisés en ensembles de quatre lignes. La mémoire principale contient 4K blocs de 128 mots chacun. Affiche le format des adresses de la mémoire principale.

Correction : La mémoire cache est divisée en 16 ensembles de 4 lignes chacun. Il faut donc 4 bits pour identifier le numéro de poste. La mémoire principale est composée de $4K = 2^{12}$ blocs. Par conséquent, la longueur définie des balises plus doit être de 12 bits et par conséquent de 8 bits. Chaque bloc contient 128 mots. Par conséquent, 7 bits sont nécessaires pour spécifier le mot.

	TAG	SET	WORD
Main memory address =	8	4	7

16. Un "two-way set-associative cache" comporte des lignes de 16 octets et une taille totale de 8 kilo-octets. La mémoire principale de 64 Mo est un octet adressable. Affiche le format des adresses de la mémoire principale.

Correction : Il y a un total de $8 \text{ kilo-octets} / 16 \text{ octets} = 512$ lignes dans le cache. Ainsi, le cache est constitué de 256 ensembles de 2 lignes chacun. Il faut donc 8 bits pour identifier le numéro de poste. Pour la mémoire principale de 64 Mo, une adresse de 26 bits est nécessaire. La mémoire principale est constituée de $64 \text{ Mo} / 16 \text{ octets} = 2^{22}$ blocs. Par conséquent, la longueur définie des balises plus doit être de 22 bits. La longueur de la balise est donc de 14 bits et la longueur du champ de mots est de 4 bits.

	TAG	SET	WORD
Main memory address =	14	8	4

17. Pour les adresses de mémoire principale hexadécimales 111111, 666666, BBBB, affichez les informations suivantes, au format hexadécimal :
- Valeurs de balise (ou Tag), de ligne et de mot pour un cache à mappage direct, en utilisant le format de la figure 4.10
 - Valeurs Tag et Word pour un cache associatif, en utilisant le format de la figure 4.12
 - Valeurs de balise, de définition et de mot pour un cache à deux associations, utilisant le format de la figure 4.15
18. L'Intel 80486 dispose d'un cache unifié sur puce. Il contient 8 Ko, une organisation associative à quatre voies ("four-way set-associative organization") et une longueur de bloc de quatre mots de 32 bits. Le cache est organisé en 128 ensembles. Il existe un seul 'bit de validation de ligne' et trois bits, B0, B1 et B2 (les bits "LRU"), par ligne. En cas d'absence de mémoire cache, le 80486 lit une ligne de 16 octets dans la mémoire principale d'une rafale de lecture de mémoire de bus. Dessinez un schéma simplifié du cache et montrez comment sont interprétés

les différents champs de l'adresse.

LRU - Least Recently Used

19. Considérons une machine avec une mémoire principale adressable sur 216 octets et une taille de bloc de 8 octets. Supposons qu'un cache directement mappé composé de 32 lignes est utilisé avec cette machine. une.
 - a. Comment une adresse mémoire 16 bits est-elle divisée en balise, numéro de ligne et numéro d'octet ?
 - b. Dans quelle ligne les octets avec chacune des adresses suivantes seront-ils stockés ?
 - c. Supposons que l'octet d'adresse 0001 1010 0001 1010 soit stocké dans la mémoire cache. Quelles sont les adresses des autres octets stockés
 - d. Combien total d'octets de mémoire peuvent être stockés dans le cache ?
 - e. Pourquoi la balise est-elle également stockée dans le cache ?
20. Considérons un système de mémoire utilisant une adresse 32 bits pour s'adresser au niveau octet, plus un cache utilisant une taille de ligne de 64 octets.
 - a. Supposons un cache mappé directement avec un champ de balise dans l'adresse de 20 bits. Affichez le format de l'adresse et déterminez les paramètres suivants : nombre d'unités adressables, nombre de blocs dans la mémoire principale, nombre de lignes dans le cache, taille de la balise.
 - b. Supposons un cache associatif. Affichez le format de l'adresse et déterminez les paramètres suivants : nombre d'unités adressables, nombre de blocs dans la mémoire principale, nombre de lignes dans le cache, taille de la balise.
 - c. Supposons un cache associatif à quatre voies avec un champ de balise dans l'adresse de 9 bits. Affichez le format de l'adresse et déterminez les paramètres suivants : nombre d'unités adressables, nombre de blocs dans la mémoire principale, nombre de lignes dans le jeu, nombre de jeux dans le cache, nombre de lignes dans le cache, taille de la balise.
21. Considérons le code suivant :

```
for (i = 0; i<20; i++)  
    for ( j = 0; j < 10; j++)  
        a[i] = a[i]* j
```

 - a. Donnez un exemple de la localité spatiale dans le code.
 - b. Donnez un exemple de la localité temporelle dans le code
22. Considérons un système de mémoire avec les paramètres suivants :
$$\begin{aligned}T_c &= 100 \text{ ns} & C_c &= 10^{-4} \text{ \$bit} \\T_m &= 1200 \text{ ns} & C_m &= 10^{-5} \text{ \$bit}\end{aligned}$$

- a. Quel est le coût de 1 Mo de mémoire principale ?
 - b. Quel est le coût de 1 Mo de mémoire principale utilisant la technologie de mémoire cache ?
 - c. Si le temps d'accès effectif est supérieur de 10% au temps d'accès au cache, quel est le taux de réussite H ?
23. Un ordinateur possède un cache, une mémoire principale et un disque utilisé pour la mémoire virtuelle. Si un mot référencé est dans le cache, il faut 20 ns pour y accéder. S'il se trouve dans la mémoire principale mais pas dans le cache, 60 ns sont nécessaires pour le charger dans le cache, puis la référence est redémarrée. Si le mot n'est pas dans la mémoire principale, 12 ms sont nécessaires pour extraire le mot du disque, suivi de 60 ns pour le copier dans le cache, puis la référence est relancée. Le taux d'accès au cache est de 0,9 et le résultat de la mémoire principale. Le rapport est égal à 0.6. Quel est le temps moyen en nanosecondes requis pour accéder à un mot référencé sur ce système.

Correction : Il y a trois cas à considérer :

Emplacement du mot référencé	Probabilité	Temps total d'accès en ns
En cache	0.9	20
Pas en cache, mais en mémoire principale	$(0.1)(0.6) = 0.06$	$60 + 20 = 80$
Pas dans le cache ou dans la mémoire principale	$(0.1)(0.4) = 0.04$	$12\text{ms} + 60 + 20 = 12\ 000\ 080$

Donc, le temps d'accès moyen serait :

$$\text{Avg} = (0.9)(20) + (0.06)(80) + (0.04)(12000080) = 480026 \text{ ns}$$

24. Sur le microprocesseur Motorola 68020, un accès en mémoire cache nécessite deux cycles d'horloge. L'accès aux données de la mémoire principale via le bus vers le processeur prend trois cycles d'horloge en cas d'insertion sans attente; les données sont livrées au processeur en parallèle avec la livraison au cache.
- a. Calculez la longueur effective d'un cycle de mémoire en utilisant un taux de réussite de 0,9 et un taux de synchronisation de 16.67 MHz.
 - b. Répétez les calculs en supposant l'insertion de deux états d'attente d'un cycle chacun par cycle de mémoire. Quelle conclusion pouvez-vous tirer des résultats ?

Correction :

- a. Un cycle d'horloge vaut 60 ns, de sorte qu'un accès en mémoire cache nécessite 120 ns et qu'un accès en mémoire principale prend 180 ns. La longueur effective d'un cycle de mémoire est $(0.9 \times 120) + (0.1 \times 180) = 126 \text{ ns}$.
- b. Le calcul est maintenant $(0.9 \times 120) + (0.1 \times 300) = 138 \text{ ns}$. Clairement la performance se dégrade. Cependant, notez que bien que le temps d'accès en mémoire augmente de 120 ns, le temps d'accès moyen n'augmente que de 12 ns.

Entrée/Sortie (E/S) - Input/Output

25. Sur un microprocesseur typique, une adresse E/S distincte est utilisée pour faire référence aux registres de données E/S et une adresse distincte pour les registres de contrôle et d'état d'un contrôleur E/S pour un périphérique donné. Ces registres sont appelés ports. Dans Intel 8088, deux formats d'instruction I/O sont utilisés. Dans un format, l'opcode 8 bits spécifie une opération E/S ; ceci est suivi d'une adresse de port 8 bits. D'autres codes d'opération E/S impliquent que l'adresse du port se trouve dans le registre DX 16 bits. Combien de ports le 8088 peut-il adresser dans chaque mode d'adressage E/S ? .

Correction : Dans le premier mode d'adressage, $2^8 = 256$ ports peuvent être adressés. En règle générale, cela permettrait d'adresser 128 périphériques. Cependant, un code d'opération spécifie une opération d'entrée ou de sortie. Il est donc possible de réutiliser les adresses, de sorte qu'il existe 256 adresses de port d'entrée et 256 adresses de port de sortie. Dans le second mode d'adressage, $2^{16} = 64K$ adresses de port possibles



26. Un format d'instruction similaire est utilisé dans la famille de microprocesseurs Zilog Z8000. Dans ce cas, il existe une capacité d'adressage direct de port, dans laquelle une adresse de port de 16 bits fait partie de l'instruction, et une capacité d'adressage de port indirect, dans laquelle l'instruction fait référence à l'un des registres à usage général de 16 bits, qui contient l'adresse du port. Combien de ports le Z8000 peut-il adresser dans chaque mode d'adressage E/S ?

Correction : En mode d'adressage direct, une instruction peut adresser jusqu'à $2^{16} = 64\,000$ ports. En mode d'adressage indirect, l'adresse du port réside dans des registres de 16 bits. Par conséquent, l'instruction peut adresser jusqu'à $2^{16} = 64\,000$ ports.

27. Le Z8000 comprend également une capacité de transfert d'entrée/sortie de bloc qui, contrairement au DMA, est sous le contrôle direct du processeur. Les instructions de transfert de bloc spécifient un registre d'adresse de port (Rp), un registre de comptage (Rc) et un registre de destination (Rd). Rd contient l'adresse de la mémoire principale à laquelle le premier octet lu sur le port d'entrée doit être stocké. Rc est l'un des registres à usage général 16 bits. Quelle est la taille d'un bloc de données pouvant être transféré ?

Correction : 64 Ko

28. Pour les E/S programmées, la figure ci-dessous indique que le processeur est bloqué dans une boucle d'attente en train de vérifier l'état d'un périphérique E/S. Pour accroître l'efficacité, le logiciel E/S peut être écrit de sorte que le processeur vérifie périodiquement l'état du périphérique. Si le périphérique n'est pas prêt, le processeur peut passer à d'autres tâches. Après un certain intervalle de temps, le processeur revient pour vérifier à nouveau l'état.



ADDRESS	INSTRUCTION	OPERAND	COMMENT
200	Load AC	"1"	Load accumulator
	Store AC	517	Initiate keyboard read
202	Load AC	517	Get status byte
	Branch if Sign = 0	202	Loop until ready
	Load AC	516	Load data byte

(a) Memory-mapped I/O

ADDRESS	INSTRUCTION	OPERAND	COMMENT
200	Load I/O	5	Initiate keyboard read
201	Test I/O	5	Check for completion
	Branch Not Ready	201	Loop until complete
	In	5	Load data byte

E/S isolées et mappées en mémoire

- Considérez le schéma ci-dessus pour la sortie des données caractère par caractère sur une imprimante fonctionnant à 10 caractères par seconde (cps). Que se passera-t-il si son état est analysé toutes les 200 ms ?
 - Ensuite, considérons un clavier avec une mémoire tampon à un seul caractère. En moyenne, les caractères sont entrés à 10 cps. Toutefois, l'intervalle de temps entre deux dépressions de clé consécutives peut être aussi court que 60 ms. A quelle fréquence le clavier doit-il être balayé par le programme E/S ?
- Un microprocesseur analyse l'état d'un périphérique E/S de sortie toutes les 20 m. Pour ce faire, un minuteur alerte le processeur toutes les 20 ms. L'interface de l'appareil comprend deux ports : un pour l'état et l'autre pour la sortie des données. Combien de temps faut-il pour analyser et entretenir le périphérique avec une fréquence d'horloge de 8 MHz ? Supposons, pour simplifier, que tous les cycles d'instruction pertinents prennent 12 cycles d'horloge.
 - Un système particulier est contrôlé par un opérateur au moyen de commandes entrées au clavier. Le nombre moyen de commandes entrées par intervalle de 8 heures est de 60.
 - Supposons que le processeur analyse le clavier toutes les 100 ms. Combien de fois le clavier sera-t-il vérifié sur une période de 8 heures ?

- b. De quelle fraction le nombre de visites processeur sur le clavier serait-il réduit si des E/S basées sur des interruptions étaient utilisées ?

Correction :

- a. Le processeur analyse le clavier 10 fois par seconde. En 8 heures, le nombre de numérisations du clavier est $10 \times 60 \times 60 \times 8 = 288\,000$.
- b. Seulement 60 visites seraient nécessaires. La réduction est de $1 - (60/288000) = 0.999$ ou 99.9%

31. L'examen du chronogramme du 8237A indique qu'une fois qu'un transfert de bloc commence, il faut trois cycles d'horloge de bus par cycle DMA. Pendant le cycle DMA, le 8237A transfère un octet d'informations entre la mémoire et le périphérique E/S.
- a. Supposons que nous calculions le 8237A à une fréquence de 5 MHz. Combien de temps faut-il pour transférer un octet ?
- b. Quel serait le taux de transfert de données maximal pouvant être atteint ?
- c. Supposons que la mémoire ne soit pas assez rapide et que nous devions insérer deux états d'attente par cycle DMA. Quel sera le taux de transfert réel des données ?

Correction :

- a. À 5 MHz, le cycle d'horloge prend $0.2\ \mu\text{s}$. Un transfert d'un octet prend donc $0.6\ \mu\text{s}$.
- b. Le débit des données est $1/(0.6 \times 10^{-6}) = 1.67\ \text{Mo/s}$
- c. Deux états d'attente ajoutent une addition de $0.4\ \mu\text{s}$, de sorte qu'un transfert d'un octet prend $1\ \mu\text{s}$. Le débit des données résultant est de $1\ \text{Mo/s}$.

32. Un ordinateur 32 bits possède deux canaux sélecteurs et un canal multiplexeur. Chaque canal de sélecteur prend en charge deux disques magnétiques et deux unités de bande magnétique. Le canal multiplexeur a deux imprimantes de ligne, deux lecteurs de carte et 10 terminaux VDT qui y sont connectés. Supposons les taux de transfert suivants :

Disk drive	800 KBytes/s
Magnetic tape drive	200 KBytes/s
Line printer	6.6 KBytes/s
Card reader	1.2 KBytes/s
VDT	1 KBytes/s

Estimez le taux de transfert E/S total agrégé dans ce système.

33. Une source de données produit des caractères IRA 7 bits auxquels est ajouté un bit de parité. Dérivez une expression pour le débit de données effectif maximal (débit de bits de données IRA) sur une ligne R-bps pour les éléments suivants :

- a. Transmission asynchrone, avec un bit d'arrêt de 1.5 unité
- b. Transmission bit-synchrone, avec une trame composée de 48 bits de contrôle et de 128 bits d'information
- c. Identique à (b), avec un champ d'information de 1024 bits
- d. Caractère synchrone, avec 9 caractères de contrôle par image et 16 caractères d'information
- e. Identique à (d), avec 128 caractères d'information

Système d'Exploitation (SE)

34. (1) Qu'est-ce qu'un système d'exploitation (SE) ?
- (2) Énumérez et définissez brièvement les principaux services fournis par un système d'exploitation (SE).
- (3) Répertoirez et définissez brièvement les principaux types de planification du système d'exploitation (SE).
- (4) Quelle est la différence entre un processus et un programme ?
- (5) Si un processus peut être affecté dynamiquement à différents emplacements dans la mémoire principale, quelle est l'implication pour le mécanisme d'adressage ?
- (6) Est-il nécessaire que toutes les pages d'un processus soient en mémoire principale pendant son exécution ?
- (7) Les pages d'un processus en mémoire principale doivent-elles être contiguës ?
- (8) Est-il nécessaire que les pages d'un processus de la mémoire principale soient dans un ordre séquentiel ?
- (9) Quel est le but d'un tampon lookaside de traduction ?
35. Supposons que nous ayons un ordinateur multiprogrammé dans lequel chaque travail a des caractéristiques identiques. Dans une période de calcul, T , pour un travail, la moitié du temps est passée en E/S et l'autre moitié en activité du processeur. Chaque travail s'exécute pendant un total de N périodes. Assumez qu'une priorité d'exécution séquentielle simple est utilisée et que les opérations E/S peuvent se chevaucher avec le fonctionnement du processeur. Définissez les quantités suivantes :
- Délai d'exécution pour terminer un travail
 - nombre d'emplois achevés par période de temps T
 - Processeur du temps pendant lequel le processeur est actif (pas en attente)
- Calculez ces quantités pour un, deux et quatre travaux simultanés, en supposant que la période T est répartie de chacune des manières suivantes :
- a. E/S première moitié, processeur seconde moitié

b. E/S premier et quatrième trimestres, deuxième et troisième trimestres du processeur

36. Un programme calcule les sommes des lignes

$$C_i = \sum_{j=1}^n a_{ij}$$

100 sur 100. Supposons que l'ordinateur utilise la pagination à la demande avec une taille de page de 1 000 mots et que la quantité de mémoire principale allouée aux données est de cinq images de page. Existe-t-il une différence dans le taux d'erreur de page si A était stocké dans la mémoire virtuelle par rangées ou par colonnes ? Expliquer.

37. Considérons un schéma de partitionnement fixe avec des partitions de taille égale de 2^{16} octets et une taille totale de la mémoire principale de 2^{24} octets. Une table de processus est maintenue et comprend un pointeur sur une partition pour chaque processus résident. Combien de bits sont nécessaires pour le pointeur ?

Correction :

Le nombre de partitions est égal au nombre d'octets de la mémoire principale divisé par le nombre d'octets dans chaque partition : $2^{24}/2^{16} = 2^8$. Il faut huit bits pour identifier l'une des 2^8 partitions.

38. Donnez des raisons pour lesquelles la taille de la page dans un système de mémoire virtuelle ne doit être ni très petite ni très grande.

39. La séquence suivante de numéros de page virtuelle est rencontrée au cours de l'exécution sur un ordinateur doté de mémoire virtuelle :

342647132635123

Supposons qu'une stratégie de remplacement de page le moins récemment utilisé soit adoptée. Tracez un graphique du taux d'accès à la page (fraction de références de page dans laquelle la page est dans la mémoire principale) en fonction de la capacité de page de la mémoire principale n pour $1 \leq n \leq 8$. Supposons que la mémoire principale soit initialement vide.

40. Sur l'ordinateur VAX, les tables de pages utilisateur se trouvent à des adresses virtuelles dans l'espace système. Quel est l'avantage d'avoir des tables de pages utilisateur dans la mémoire virtuelle plutôt que dans la mémoire principale ? Quel est l'inconvénient ?

41. Supposons la déclaration de programme

```
for (i = 1; i <= n; i++)  
    a[i] = b[i] + c[i];
```

est exécuté dans une mémoire avec une taille de page de 1000 mots. Soit $n = 1\,000$. À l'aide d'un ordinateur disposant d'une gamme complète d'instructions registre à registre et employant des registres d'index, écrivez un programme hypothétique pour implémenter l'instruction précédente. Ensuite, affichez la séquence des références de page pendant l'exécution.

Correction : La version en langue machine de ce programme, chargée dans la mémoire principale à partir de l'adresse 4000, peut apparaître comme suit :

4000	(R1) $\leftarrow$ ONE Establish index register for i
4001	(R1) $\leftarrow$ n Establish n in R2
4002	compare R1, R2 Test $i > n$
4003	branch greater 4009
4004	(R3) $\leftarrow$ B(R1) Access B[i] using index register R1
4005	(R3) $\leftarrow$ (R3) + C(R1) Add C[i] using index register R1
4006	A(R1) $\leftarrow$ (R3) Store sum in A[i] using index register R1
4007	(R1) $\leftarrow$ (R1) + ONE Increment i
4008	branch 4002
6000-6999	storage for A
7000-7999	storage for B
8000-8999	storage for C
9000	storage for ONE
9001	storage for n

La chaîne de référence générée par cette boucle est

$$494944(47484649444)^{1000}$$

composé de plus de 11 000 références, mais ne comportant que cinq pages distinctes.

42. Considérons un système informatique avec segmentation et pagination. Lorsqu'un segment est en mémoire, certains mots sont perdus sur la dernière page. De plus, pour une taille de segment s et une taille de page p , il existe des entrées de table de pages s/p . Plus la taille de la page est petite, moins il y a de gaspillage dans la dernière page du segment, mais plus le tableau de pages est grand. Quelle taille de page minimise le temps système total ?
43. Un ordinateur possède un cache, une mémoire principale et un disque utilisé pour la mémoire virtuelle. Si un mot référencé est dans le cache, il faut 20 ns pour y accéder. S'il se trouve dans la mémoire principale mais pas dans le cache, 60 ns sont nécessaires pour le charger dans le cache, puis la référence est redémarrée. Si le mot n'est pas dans la mémoire principale, il faut 12 ms pour extraire le mot du disque, suivi de 60 ns pour le copier dans le cache, puis la référence est redémarrée. Le taux d'accès au cache est de 0.9 et le taux d'accès à la mémoire

principale est de 0.6. Quel est le temps moyen en ns requis pour accéder à un mot référencé sur ce système ?

Correction : Il y a trois cas à considérer :

Emplacement du mot référencé	Probabilité	Temps total d'accès en ns
In cache	0.9	20
Not in cache, but in main memory	$(0.1)(0.6) = 0.06$	$60 + 20 = 80$
Not in cache or main memory	$(0.1)(0.4) = 0.04$	$12\text{ms} + 60 + 20 = 12000080$

Donc, le temps d'accès moyen serait :

$$\text{Avg} = (0.9)(20) + (0.06)(80) + (0.04)(12000080) = 480026\text{ns}$$

Structure et fonctions du processeur

44.
 1. Quels rôles généraux sont effectués par les registres de processeur ?
 2. Quelles catégories de données sont généralement prises en charge par les registres visibles par l'utilisateur ?
 3. Quelle est la fonction des codes de condition ?
 4. Qu'est-ce qu'un mot d'état du programme ?
 5. Pourquoi un pipeline d'instruction en deux étapes ne permet-il pas de réduire de moitié le temps de cycle d'instruction par rapport à l'absence de pipeline ?
 6. Énumérez et expliquez brièvement les différentes manières dont un pipeline d'instructions peut traiter des instructions de branche conditionnelles.
 7. Comment les bits d'histoire sont-ils utilisés pour la prédiction de branche ?
45.
 - a. Si la dernière opération effectuée sur un ordinateur avec un mot de 8 bits était une addition dans laquelle les deux opérandes étaient 00000010 et 00000011, quelle serait la valeur des indicateurs suivants ?
 - Carry
 - Zero
 - Overflow
 - Sign
 - Even Parity
 - Half-Carry
 - b. Répétez l'opération pour l'ajout de (complément à deux) -1 et +1.

Correction :

00000010

a. $\begin{array}{r} 00000011 \\ \hline \end{array}$

00000101

Carry = 0 ; Zero = 0 ; Overflow = 0 ; Sign = 0 ; Even parity = 1 ; Half-carry = 0.

Même la parité indique qu'il y a un nombre pair de 1 dans le résultat. Le drapeau Demi Carry est utilisé dans l'addition de nombres décimaux condensés. Lorsqu'un report a lieu hors du chiffre de poids faible (4 bits de poids faible), cet indicateur est activé.

11111111

b. $\begin{array}{r} 00000001 \\ \hline \end{array}$

100000000

Carry = 1 ; Zero = 1 ; Overflow = 1 ; Sign = 0 ; Even Parity = 1 ; Half-Carry = 1.

46. Répétez l'exercice précédent pour l'opération A-B, où A contient 11110000 et B = 0010100.

A : 11110000

Correction : $\begin{array}{r} \bar{B} + 1 : +11101100 \\ \hline \end{array}$

A - B : 11011100

Carry = 1 ; Zero = 0 ; Overflow = 0 ; Sign = 1 ; Even parity = 0 ; Half-carry = 0.

47. Un microprocesseur est cadencé à une fréquence de 5 GHz.
- a. Combien de temps dure un cycle d'horloge ?
 - b. Quelle est la durée d'un type d'instructions machine composé de trois cycles d'horloge ?

Correction :

a. 0.2 ns

b. 0.6 ns

48. Un microprocesseur fournit une instruction capable de déplacer une chaîne d'octets d'une zone de mémoire à une autre. La récupération et le décodage initial de l'instruction prennent 10 cycles d'horloge. Ensuite, il faut 15 cycles d'horloge pour transférer chaque octet. Le microprocesseur est cadencé à un taux de 10 GHz.
- a. Déterminez la longueur du cycle d'instructions dans le cas d'une chaîne de 64 octets.
 - b. Quel est le délai le plus défavorable pour l'acquittement d'une interruption si l'instruction est non interruptible ?
 - c. Répétez la partie (b) en supposant que l'instruction peut être interrompue au début de chaque transfert d'octet.

Correction :

- a. La durée d'un cycle d'horloge est de 0.1 ns. La durée du cycle d'instructions pour ce cas est de $[10 + (15 \times 64)] \times 0.1 = 960$ ns.
- b. Le délai le plus défavorable se produit lorsque l'interruption survient juste après le début de l'instruction, qui est de 960 ns.
- c. Dans ce cas, l'instruction peut être interrompue après la récupération de l'instruction, qui prend 10 cycles d'horloge, de sorte que le délai est de 1 ns. L'instruction peut être interrompue entre les transferts d'octets, ce qui entraîne un retard d'au plus 15 cycles d'horloge = 1.5 ns. Par conséquent, le délai le plus défavorable est de 1.5 ns.

49. Supposons qu'un 8088 exécute un programme dans lequel la probabilité d'un saut de programme est de 0,1. Pour simplifier, supposons que toutes les instructions ont une longueur de 2 octets.
 - a. Quelle fraction de cycles de bus d'extraction d'instruction est perdue ?
 - b. Répétez cette opération si la file d'instructions a une longueur de 8 octets.
50. Un processeur non pipelin a une fréquence d'horloge de 2,5 GHz et un CPI (Cycles Per Instruction) moyen de 4. Une mise à niveau du processeur introduit un pipeline à cinq étages. Toutefois, en raison de retards internes dans le pipeline, tels que le retard de verrouillage, la fréquence d'horloge du nouveau processeur doit être réduite à 2 GHz.
 - a. Quelle est l'accélération (speedup) obtenue pour un programme typique ?
 - b. Quel est le taux MIPS pour chaque processeur ?

Reduced Instruction Set Computers (RISC)

51.
 1. Quelles sont les caractéristiques distinctives typiques de l'organisation RISC ?
 2. Expliquez brièvement les deux approches de base utilisées pour minimiser les opérations de registre de mémoire sur les machines RISC.
 3. Si un tampon de registre circulaire est utilisé pour gérer les variables locales pour les procédures imbriquées, décrivez deux approches pour gérer les variables globales.
 4. Quelles sont les caractéristiques typiques d'une architecture de jeu d'instructions RISC ?
 5. Qu'est-ce qu'une branche retardée (delayed branch) ?

Correction :

1. (1) un jeu d'instructions limité avec un format fixe, (2) un grand nombre de registres ou l'utilisation d'un compilateur qui optimise l'utilisation des registres, et (3) un accent mis sur l'optimisation du pipeline d'instructions.

2. Deux approches de base sont possibles, l'une sur le logiciel et l'autre sur le matériel. L'approche logicielle consiste à utiliser le compilateur pour optimiser l'utilisation des registres. Le compilateur essaiera d'attribuer des registres aux variables les plus utilisées au cours d'une période donnée. Cette approche nécessite l'utilisation d'algorithmes sophistiqués d'analyse de programme. L'approche matérielle consiste simplement à utiliser plus de registres afin que davantage de variables puissent être conservées dans des registres pendant des périodes plus longues.
3. (1) Le compilateur peut affecter des variables déclarées globales dans un HLL, et toutes les instructions machine qui font référence à ces variables utilisent des opérandes de référence en mémoire. (2) Incorporer un ensemble de registres globaux dans le processeur. Ces registres seraient fixés en nombre et disponibles pour toutes les procédures.
4. Une instruction par cycle. Opérations d'enregistrement à enregistrement. Modes d'adressage simples. Formats d'instruction simples.
5. Une branche retardée, un moyen d'accroître l'efficacité du pipeline, utilise une branche qui ne prend effet qu'après l'exécution de l'instruction suivante.

52. Nous souhaitons déterminer le temps d'exécution d'un programme donné à l'aide des divers systèmes de traitement en pipeline décrits. Supposons :

$N =$ nombre d'instructions exécutées
 $D =$ nombre d'accès mémoire
 $J =$ nombre d'instructions de saut

Pour le schéma séquentiel simple, le temps d'exécution est de $2N + D$ étapes. Dérivez des formules pour le pipeline en deux étapes, en trois étapes et en quatre étapes.

53. Considérez le fragment de code suivant dans un langage de haut niveau :

for I in 1...100 loop S $\leftarrow$ S+Q(I).VAL end loop ;

Supposons que Q soit un tableau d'enregistrements de 32 octets et que le champ VAL figure dans les 4 premiers octets de chaque enregistrement. En utilisant du code x86, nous pouvons compiler ce fragment de programme comme suit :

```


MOV   ECX,1           ;use register ECX to hold I
IMUL  EAX, ECX, 32     ;get offset in EAX
MOV   EBX, Q[EAX]      ;load VAL field
ADD   S, EBX           ;add to S
INC   ECX              ;increment I
CMP   ECX, 101         ;compare to 101
JNE   LP              ;loop until I=100
```

Ce programme utilise l'instruction IMUL, qui multiplie le deuxième opérande par la valeur immédiate du troisième opérande et place le résultat dans le premier opérande . Un partisan du RISC aimerait démontrer qu'un compilateur intelligent peut éliminer des instructions inutilement complexes telles que IMUL. Fournissez la démonstration en réécrivant le programme x86 ci-dessus sans utiliser l'instruction IMUL.

Devoir Surveillé (E)- Systèmes Embarqués (SE) (Juillet 2019)

Partie I : Questions de cours (6 points)

1. Un système embarqué (SE) est un système électronique et informatique autonome ne possédant pas des entrées sorties standard comme un clavier ou un écran d'ordinateur. On le définit aussi généralement par le fait qu'il n'est pas visible en tant que tel, mais est intégré dans un équipement doté d'une autre fonction; on dit aussi que le système est enfoui, ce qui traduit plus fidèlement le terme anglais embedded.
Citez au moins trois (3) caractéristiques des SE ?
2. Domaines d'applications - Les domaines dans lesquels on trouve des systèmes embarqués sont de plus en plus nombreux.
Citer de façon précise cinq (5) domaines d'application des SE ?
3. Décrivez en quelques lignes la place des Systèmes Embarqués (SE) dans la croissance explosive de l'Internet des objets ou "Internet of Things" (IoT) ?
4. Qu'est ce qu'un microprocesseur ? Qu'est ce qu'un microcontrôleur ? Quelles sont les caractéristiques principales d'un microcontrôleur ? Citer trois (3) exemples de familles de microcontrôleur.
5. Donner trois (3) raisons qui expliquent le recours au processeur multi-coeur et processeur "many"-coeur.
6. Qu'est ce qu'un cycle d'instructions ? Définir les deux (2) étapes de traitement des instructions comme illustrer dans la figure ci-dessous.



7. Quelles sont les différences entre accès séquentiel, accès direct et accès aléatoire ?

Correction : Accès séquentiel : la mémoire est organisée en unités de données, appelées enregistrements. L'accès doit être effectué dans une séquence linéaire spécifique. Accès direct : les blocs ou les enregistrements individuels ont une adresse unique basée sur leur emplacement physique. L'accès s'effectue par accès direct pour atteindre un voisinage général, suivi d'une recherche séquentielle, d'un comptage ou en attente d'atteindre l'emplacement final. Accès aléatoire : chaque emplacement adressable en mémoire possède un mécanisme d'adressage unique, câblé physiquement. Le temps d'accès à un emplacement donné est indépendant de la séquence des accès antérieurs et est constant.

8. Quelle est la relation générale entre le temps d'accès, le coût de la mémoire et la capacité ?

Correction : Temps d'accès plus rapide, coût plus élevé par bit ; une plus grande capacité, un coût par bit réduit ; plus grande capacité, temps d'accès plus lent.

Partie II (14 points)


Exercice 1 : Exemple de programme d'exécution (3 points)

La figure ci-dessous vous donne un exemple de programme d'exécution. Le contenu de la mémoire et des registres sont en hexadécimal. Egalement pour interpreter le contenu de la mémoire, on vous donne la liste partielle des "opcodes". On vous rappelle également le format de mémoire IAS ; Un mot peut également contenir deux instructions de 20 bits, chaque instruction consistant en un code d'opération (opcode) de 8 bits spécifiant l'opération à exécuter et une adresse de 12 bits désignant l'un des mots en mémoire (numéroté de 0 à 999).

0001 = Load AC from memory

0010 = Store AC to memory

0101 = Add to AC from memory



(b) Instruction word

Step1			
300	1 9 4 0	X_{step1}	PC
301	5 9 4 1		AC
302	2 9 4 1	Z_{step1}	IR
•			
•			
940	0 0 0 5		
941	0 0 0 8		
Step2			
300	1 9 4 0	X_{step2}	PC
301	5 9 4 1	Y_{step2}	AC
302	2 9 4 1	Z_{step2}	IR
•			
•			
940	0 0 0 5		
941	0 0 0 8		
Step3			
300	1 9 4 0	X_{step3}	PC
301	5 9 4 1	Y_{step3}	AC
302	2 9 4 1	Z_{step3}	IR
•			
•			
940	0 0 0 5		
941	0 0 0 8		
Step4			
300	1 9 4 0	X_{step4}	PC
301	5 9 4 1	Y_{step4}	AC
302	2 9 4 1	Z_{step4}	IR
•			
•			
940	0 0 0 5		
941	0 0 0 8		
Step5			
300	1 9 4 0	X_{step5}	PC
301	5 9 4 1	Y_{step5}	AC
302	2 9 4 1	Z_{step5}	IR
•			
•			
940	0 0 0 5		
941	0 0 0 8		
Step6			
300	1 9 4 0	X_{step6}	PC
301	5 9 4 1	Y_{step6}	AC
302	2 9 4 1	Z_{step6}	IR
•			
•			
940	0 0 0 5		
941	Y'_{step6}		

1. Déterminer les valeurs de X_{step1} , X_{step2} , X_{step3} , X_{step4} , X_{step5} et X_{step6} , en hexadécimal correspondantes aux étapes 1, 2, 3, 4, 5 et 6 respectivement ?

Correction :

$X_{step1} = 300$, $X_{step2} = 301$, $X_{step3} = 301$, $X_{step4} = 302$, $X_{step5} = 302$, $X_{step6} = 303$,

Memory		CPU registers	
300	1 9 4 0	3 0 0	PC
301	5 9 4 1		AC
302	2 9 4 1	1 9 4 0	IR
⋮			
940	0 0 0 5		
941	0 0 0 8		
Step1			
Memory		CPU registers	
300	1 9 4 0	3 0 1	PC
301	5 9 4 1	0 0 0 5	AC
302	2 9 4 1	5 9 4 1	IR
⋮			
940	0 0 0 5		
941	0 0 0 8		
Step3			
Memory		CPU registers	
300	1 9 4 0	3 0 2	PC
301	5 9 4 1	0 0 0 D	AC
302	2 9 4 1	2 9 4 1	IR
⋮			
940	0 0 0 5		
941	0 0 0 8		
Step5			

Memory		CPU registers	
300	1 9 4 0	3 0 1	PC
301	5 9 4 1	0 0 0 5	AC
302	2 9 4 1	1 9 4 0	IR
⋮			
940	0 0 0 5		
941	0 0 0 8		
Step2			
Memory		CPU registers	
300	1 9 4 0	3 0 2	PC
301	5 9 4 1	0 0 0 D	AC
302	2 9 4 1	5 9 4 1	IR
⋮			
940	0 0 0 5		
941	0 0 0 8		
Step4			
Memory		CPU registers	
300	1 9 4 0	3 0 3	PC
301	5 9 4 1	0 0 0 D	AC
302	2 9 4 1	2 9 4 1	IR
⋮			
940	0 0 0 5		
941	0 0 0 D		
Step6			

2. Déterminer les valeurs de Y_{step2} , Y_{step3} , Y_{step4} , Y_{step5} , Y_{step6} et Y'_{step6} , en hexadécimal.

Correction : $Y_{\text{step2}} = 0005$, $Y_{\text{step3}} = 0005$, $Y_{\text{step4}} = 000D$, $Y_{\text{step5}} = 000D$, $Y_{\text{step6}} = 000D$ et $Y'_{\text{step6}} = 000D$

3. Dédire les valeurs de Z_{step1} , Z_{step2} , Z_{step3} , Z_{step4} , Z_{step5} et Z_{step6} , en hexadécimal correspondantes aux étapes 1, 2, 3, 4, 5 et 6 respectivement.

Correction : $Z_{\text{step1}} = 1940$, $Z_{\text{step2}} = 1940$, $Z_{\text{step3}} = 5941$, $Z_{\text{step4}} = 5941$, $Z_{\text{step5}} = 2941$ et $Z_{\text{step6}} = 2941$.

Exercice 2 : Evolution et performance des ordinateurs (3 points)

Considérez trois (3) machines différentes, avec deux jeux d'instructions différents, chacun ayant une fréquence d'horloge de 400 MHz. Les mesures suivantes sont enregistrées sur les trois (3) machines exécutant un ensemble donné de programmes de référence :

Instruction Type	Instruction Count (millions)	Cycles per Instruction
Machine A		
Arithmetic and logic	8	1
Load and store	4	3
Branch	2	4
Others	4	3
Machine B		
Arithmetic and logic	10	1
Load and store	8	2
Branch	2	4
Others	4	3
Machine C		
Arithmetic and logic	12	1
Load and store	6	5
Branch	2	4
Others	2	3

1. Déterminez le CPI ("Cycles per instruction") effectif, le taux MIPS et le temps d'exécution pour chaque machine.
2. Commenter les résultats.

Exercice 3 : Evolution et performance des ordinateurs (3 points)

Le tableau suivant, basé sur des données de la littérature, indique les temps d'exécution, en secondes, de deux (2) programmes différents sur trois (3) machines.

Benchmark	Processor		
	X	Y	Z
1	20	10	40
2	40	80	20

- La moyenne arithmétique calculée sur une liste notée $(x_1, x_2, \dots, x_N)$ s'écrit :

$$M_A = \frac{1}{N} \sum_{n=1}^N x_n$$

- La moyenne géométrique calculée sur une liste notée $(x_1, x_2, \dots, x_N)$ s'écrit :

$$M_G = \left(\prod_{n=1}^N x_n \right)^{\frac{1}{N}}$$

1. Calculez la moyenne arithmétique de chaque système en utilisant X comme machine de référence, puis en utilisant Y comme machine de référence. Argumentez que les trois (3) machines ont intuitivement des performances à peu près équivalentes et que la moyenne arithmétique donne des résultats trompeurs.
2. Calculez la moyenne géométrique de chaque système en utilisant X comme machine de référence, puis en utilisant Y comme machine de référence. Commentez les performances des trois (3) machines sur la base de calcul de la moyenne géométrique.

Exercice 4 : La mémoire cache (2 points)

1. Un ensemble de cache associatif ("set-associative cache") est constitué de 128 lignes, ou emplacements, divisés en ensembles de quatre lignes. La mémoire principale contient 8K blocs de 128 mots chacun. Affichez le format des adresses de la mémoire principale.

Exercice 5 : Reduced Instruction Set Computers (RISC) (3 points)

Nous souhaitons déterminer le temps d'exécution d'un programme donné à l'aide des divers systèmes de traitement en pipeline décrits. Supposons :

$N =$ nombre d'instructions exécutées
 $D =$ nombre d'accès mémoire
 $J =$ nombre d'instructions de saut

1. Pour le schéma séquentiel simple, le temps d'exécution est de $2N + D$ étapes. Dérivez des formules pour le pipeline en deux étapes, en trois étapes et en quatre étapes.

Correction : Pipeline bidirectionnel (Two-way pipeline) : les phases I et E peuvent se chevaucher ; nous utilisons donc N plutôt que $2N$. Chaque phase D ajoute un délai, de sorte que le terme doit toujours être inclus. Enfin, chaque saut gaspille l'opportunité de récupération d'instructions suivante. Par conséquent :

$$2 - \text{Way} : N + D + J$$

Pipeline à trois voies (Three-way pipeline) : comme la phase D peut se chevaucher avec la phase E suivante, il semblerait que nous puissions éliminer le terme D. Toutefois, l'extraction de données n'est pas terminée avant l'exécution de l'instruction suivante. Si cette instruction suivante utilise les données extraites comme l'un de ses opérandes, elle doit attendre une phase. Si cette dépendance à des données survient une fraction α du temps, alors :

$$3 - \text{Way} : N + \alpha D + J$$

Pipeline à quatre voies : dans ce cas, chaque saut entraîne une perte de deux phases et un D dépendant des données provoque un retard d'une phase. Cependant, les phases peuvent être plus courtes.

$$4 - \text{Way} : N + \alpha D + 2J$$